• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    提出一種高度可靠的調整電路。提出一種可複寫調整電路。提出一種驅動高度可靠的調整電路之方法。提出一種驅動可複寫調整電路之方法。調整電路包括一儲存節點，其連接一具有極低之截止洩漏電流的電晶體之源極或汲極、及一電晶體，其閘極連接此儲存節點。並聯連接至具有連接此儲存節點之閘極的電晶體之源極和汲極的元件或電路之調整狀態係使用具有極低之截止洩漏電流的電晶體來控制。
    公开号:TW201314841A
    申请号:TW101118196
    申请日:2012-05-22
    公开日:2013-04-01
    发明作者:兼安誠
    申请人:半導體能源研究所股份有限公司；
    IPC主号:G11C7-00
    专利说明:
    調整電路及驅動調整電路之方法
    本發明係關於一種調整電路。本發明亦關於一種驅動調整電路之方法。
    在需要精確電壓準位和精確電流值的積體電路(例如，AD轉換器或DA轉換器)之製造步驟中，必須採用一種補償不能藉由調整製造條件來降低之特性變化的方法。
    此外，在需要高產量的積體電路(例如，高容量儲存裝置)之製造步驟中，必須採用一種切換連接內建冗餘電路的方法。
    對上述應用係使用稱為調整電路的電路。調整電路判斷並聯連接至調整電路的元件或電路為可用或不可用的。並聯連接至調整電路的元件或電路為不可用的狀態係稱為調整狀態。例如，使用保險絲、齊納修正二極體或之類作為傳統的調整電路。
    已知悉一種在通道形成區中包括氧化物半導體的電晶體(專利文件1)。由於藉由濺射法或之類可較容易形成氧化物半導體層，因此可易於形成在通道形成區中包括氧化物半導體的電晶體。 〔參考〕
    專利文件1：日本已公開專利申請書第2007-123861號
    保險絲、齊納修正二極體或之類在一些情況中會有可靠度的問題。例如，在藉由雷射切割法以雷射燒斷保險絲之後，殘留物會存在於切割區域中且在一些情況中沒有正確地切斷電路。
    一旦切斷如保險絲或齊納修正二極體之包括不可逆元件的傳統調整電路，就不可能將傳統調整電路回復到原始狀態。因此，會有不能再次進行調整及不能進行複寫的問題。
    有鑑於技術背景來作出本發明之一實施例。本發明之一實施例的目標在於提出一種高度可靠的調整電路。替代地，本發明之一實施例的目標在於提出一種可複寫調整電路。替代地，本發明之一實施例的目標在於提出一種驅動高度可靠的調整電路之方法。替代地，本發明之一實施例的目標在於提出一種驅動可複寫調整電路之方法。
    為了達到以上目標，本發明之一實施例將重點集中於一種長時間維持開關在設定狀態而不實體切斷電路之結構。再者，設想一種結構中設置一儲存節點，其連接一具有極低之截止洩漏電流的電晶體之源極或汲極、及一電晶體，其閘極連接此儲存節點。另外，設想一種方法為，並聯連接至具有連接此儲存節點之閘極的電晶體之源極和汲極的元件或電路之調整狀態係使用具有極低之截止洩漏電流的電晶體來控制，而可達到以上目標。
    本發明之一實施例係一種調整電路，其包括一電容器、一第一電晶體、一第二電晶體、及一第三電晶體。電容器之其一電極係電性連接一儲存節點，且電容器之另一電極係電性連接一接地電位線。第一電晶體之閘極係電性連接一寫入端；第一電晶體之源極和汲極之其一者係電性連接儲存節點；且第一電晶體之源極和汲極之另一者係電性連接一電源電位線。第二電晶體之閘極係電性連接一抹除端；第二電晶體之源極和汲極之其一者係電性連接儲存節點；且第二電晶體之源極和汲極之另一者係電性連接接地電位線。第三電晶體之閘極係電性連接儲存節點。第一電晶體和第二電晶體各在一通道形成區中包括能隙為2.5 eV以上的半導體材料。第三電晶體之源極和汲極係並聯連接一電阻器。
    根據本發明之一實施例的調整電路具有第一電晶體和第二電晶體，各在一通道形成區中包括能隙為2.5 eV以上的半導體材料、及儲存節點，其連接第一電晶體之源極和汲極之其一者、第二電晶體之源極和汲極之其一者、第三電晶體之閘極、及電容器之其一電極。在一通道形成區中包括能隙為2.5 eV以上的半導體材料之電晶體具有低截止洩漏電流。具備上述結構的儲存節點有極佳的能力來保持電荷，並可穩定維持具有連接儲存節點之閘極的第三電晶體之運作狀態。於是，能長時間維持第三電晶體之運作狀態而不改變元件的結構(例如，不會損壞元件或佈線)。藉此，可提出一種高度可靠的調整電路。
    此外，在根據本發明之一實施例的調整電路中，可改變第三電晶體之運作狀態而不會不可逆地改變元件的結構。於是，能多次改變第三電晶體之運作狀態。藉此，可提出一種可複寫調整電路。
    本發明之一實施例係一種調整電路，其包括一電容器、一第一電晶體、一第二電晶體、及一第三電晶體。電容器之其一電極係電性連接一儲存節點，且電容器之另一電極係電性連接一接地電位線。第一電晶體之閘極係電性連接一寫入端；第一電晶體之源極和汲極之其一者係電性連接儲存節點；且第一電晶體之源極和汲極之另一者係電性連接一電源電位線。第二電晶體之閘極係電性連接一抹除端；第二電晶體之源極和汲極之其一者係電性連接儲存節點；且第二電晶體之源極和汲極之另一者係電性連接一接地電位線。第三電晶體之閘極係電性連接儲存節點。第一電晶體和第二電晶體之各者的每微米通道寬度之截止洩漏電流係為1×10-17 A以下。第三電晶體之源極和汲極係並聯連接一電阻器。
    根據本發明之一實施例的調整電路具有第一電晶體和第二電晶體，各具有極低之截止洩漏電流、及儲存節點，其連接第一電晶體之源極和汲極之其一者、第二電晶體之源極和汲極之其一者、第三電晶體之閘極、及電容器之其一電極。具體來說，第一電晶體和第二電晶體各在一通道形成區中包括氧化物半導體層且具有每微米通道寬度為1×10-17 A以下之截止洩漏電流。具備上述結構的儲存節點有極佳的能力來保持電荷，並可穩定維持具有連接儲存節點之閘極的第三電晶體之運作狀態。於是，能長時間維持第三電晶體之運作狀態而不改變元件的結構(例如，不會損壞元件或佈線)。藉此，可提出一種高度可靠的調整電路。
    此外，在根據本發明之一實施例的調整電路中，可改變第三電晶體之運作狀態而不會不可逆地改變元件的結構。於是，能多次改變第三電晶體之運作狀態。藉此，可提出一種可複寫調整電路。
    本發明之一實施例係為一種調整電路，其包括各在一通道形成區中包括氧化物半導體層的第一電晶體和第二電晶體。
    根據本發明之一實施例的調整電路具有第一電晶體和第二電晶體，各具有極低之截止洩漏電流、及儲存節點，其連接第一電晶體之源極和汲極之其一者、第二電晶體之源極和汲極之其一者、第三電晶體之閘極、及電容器之其一電極。具體來說，第一電晶體和第二電晶體各在一通道形成區中包括氧化物半導體層。包括氧化物半導體層的電晶體具有極低之截止洩漏電流。藉由濺射法或之類可容易形成氧化物半導體層。因此，可易於提出一種高度可靠的調整電路。又，可在不同的半導體裝置(例如，包括矽單晶的半導體裝置)上堆疊調整電路。藉此，可提出一種高附加價值的半導體裝置。
    本發明之一實施例係一種驅動包括一電容器、一第一電晶體、一第二電晶體、及一第三電晶體之調整電路的方法。驅動方法係一種驅動將電阻器設定在調整狀態之調整電路的方法。驅動方法包括一第一步驟，分別輸入用來導通第一電晶體的信號和用來關閉第二電晶體的信號至寫入端和抹除端，使得儲存節點的電位為能導通第三電晶體的電位、以及一第二步驟，分別輸入用來關閉第一電晶體的信號和用來關閉第二電晶體的信號至寫入端和抹除端。電容器之其一電極係電性連接儲存節點，且電容器之另一電極係電性連接一接地電位線。第一電晶體之閘極係電性連接寫入端；第一電晶體之源極和汲極之其一者係電性連接儲存節點；且第一電晶體之源極和汲極之另一者係電性連接一電源電位線。第二電晶體之閘極係電性連接抹除端；第二電晶體之源極和汲極之其一者係電性連接儲存節點；且第二電晶體之源極和汲極之另一者係電性連接一接地電位線。第三電晶體之閘極係電性連接儲存節點。第一電晶體和第二電晶體之各者的每微米通道寬度之截止洩漏電流係為1×10-17 A以下。第三電晶體之源極和汲極係並聯連接電阻器。
    驅動根據本發明之一實施例的調整電路之方法包括將儲存節點的電位設定成能導通第三電晶體的電位之步驟、以及關閉源極或汲極連接儲存節點的第一電晶體和源極或汲極連接儲存節點的第二電晶體之步驟。於是，在不改變調整電路中任何元件的結構下，能可逆地改變第三電晶體之運作狀態。藉此，可提出一種驅動高度可靠的調整電路之方法。
    本發明之一實施例係一種驅動包括一電容器、一第一電晶體、一第二電晶體、及一第三電晶體之調整電路的方法。驅動方法係一種驅動使電阻器成為可用的之調整電路之方法。驅動方法包括一第一步驟，分別輸入用來關閉第一電晶體的信號和用來導通第二電晶體的信號至寫入端和抹除端，使得儲存節點的電位為能關閉第三電晶體的電位、以及一第二步驟，分別輸入用來關閉第一電晶體的信號和用來關閉第二電晶體的信號至寫入端和抹除端。電容器之其一電極係電性連接儲存節點，且電容器之另一電極係電性連接一接地電位線。第一電晶體之閘極係電性連接寫入端；第一電晶體之源極和汲極之其一者係電性連接儲存節點；且第一電晶體之源極和汲極之另一者係電性連接一電源電位線。第二電晶體之閘極係電性連接抹除端；第二電晶體之源極和汲極之其一者係電性連接儲存節點；且第二電晶體之源極和汲極之另一者係電性連接一接地電位線。第三電晶體之閘極係電性連接儲存節點。第一電晶體和第二電晶體之各者的每微米通道寬度之截止洩漏電流係為1×10-17 A以下。第三電晶體之源極和汲極係並聯連接電阻器。
    驅動根據本發明之一實施例的調整電路之方法包括將儲存節點的電位設定成能關閉第三電晶體的電位之步驟、以及關閉源極或汲極連接儲存節點的第一電晶體和源極或汲極連接儲存節點的第二電晶體之步驟。於是，在不改變調整電路中任何元件的結構下，能可逆地改變第三電晶體之運作狀態。藉此，可提出一種驅動高度可靠的調整電路之方法。
    本發明之一實施例係為驅動改變電阻器之調整狀態的調整電路之方法。驅動方法又包括一第三步驟，在第二步驟之後，藉由分別輸入用來導通第一電晶體的信號和用來關閉第二電晶體的信號至寫入端和抹除端，使得儲存節點的電位為能導通第三電晶體的電位，或藉由分別輸入用來關閉第一電晶體的信號和用來導通第二電晶體的信號至寫入端和抹除端，使得儲存節點的電位為能關閉第三電晶體的電位，使儲存節點的電位與在第二步驟中之儲存節點的電位不同、以及一第四步驟，分別輸入用來關閉第一電晶體的信號和用來關閉第二電晶體的信號至寫入端和抹除端。
    驅動根據本發明之一實施例的調整電路之方法包括使儲存節點的電位與驅動前之儲存節點的電位不同之步驟、以及關閉源極或汲極連接儲存節點的第一電晶體和源極或汲極連接儲存節點的第二電晶體之步驟。於是，在不改變調整電路中任何元件的結構下，能可逆地改變第三電晶體之運作狀態。藉此，可提出一種驅動可複寫調整電路之方法。
    根據本發明之一實施例，可能提出一種高度可靠的調整電路。替代地，可能提出一種可複寫調整電路。替代地，可能提出一種驅動高度可靠的調整電路之方法。替代地，可能提出一種驅動可複寫調整電路之方法。
    將參考附圖來詳細說明實施例。請注意本發明並不侷限以下說明。本領域之熟知技藝者將輕易了解到在不脫離本發明的宗旨及範圍下能以各種方式修改本發明的方式和細節。因此本發明不應被解釋為受限於以下實施例的說明。請注意在下面所述之發明的結構中，在不同圖中會以相同的參考數字來表示相同部份或具有類似功能的部份，而不重覆其說明。 〔實施例1〕
    在本實施例中，參考第1圖來說明調整電路的結構，包括一儲存節點，其連接一具有極低之截止洩漏電流的電晶體之源極或汲極、及一電晶體，其閘極連接此儲存節點。
    第1圖繪示根據本發明之一實施例的調整電路之結構。第1圖所示之調整電路100包括一電容器140、一第一電晶體110、一第二電晶體120、及一第三電晶體130。請注意第一電晶體110和第二電晶體120各在一通道形成區中包括能隙為2.5 eV以上的半導體材料並且具有極低之截止洩漏電流。當截止洩漏電流極低時，可長時間保持寫入至儲存節點150的電荷。例如，可能使用一種在通道形成區中包括能隙為3.15 eV的半導體材料且具有每微米通道寬度為1×10-17 A以下之截止洩漏電流的電晶體。
    最好使用一種在通道形成區中包括能隙大於矽半導體之能隙(1.12 eV)的半導體材料的電晶體當作可用來作為第一電晶體110和第二電晶體120之各者的電晶體。例如，可使用在通道形成區中包括能隙為2.5 eV以上(最好是3.0 eV以上)的半導體材料之電晶體，具體來說，係為在通道形成區中包括氧化物半導體、氮化物半導體、氮氧化物半導體、碳化物半導體、顯示半導體特性的鑽石薄膜或之類的電晶體。在通道形成區中包括能隙為2.5 eV以上的半導體材料之電晶體會具有比在通道形成區中包括能隙為1.12 eV的矽半導體之電晶體更低的截止洩漏電流。
    請注意為了降低第一電晶體和第二電晶體之截止洩漏電流，可使用具有各種結構的電晶體。例如，可使用包括具有二或更多串聯的通道形成區之半導體層的多閘極電晶體。替代地，可使用在源極或汲極與通道形成區之間具有間距(亦稱為偏移)的電晶體。
    電容器140之其一電極係電性連接儲存節點150，且電容器140之另一電極係電性連接接地電位線。
    儲存節點150係連接各在通道形成區中包括能隙為2.5 eV以上的半導體材料並且具有極低之截止洩漏電流的第一電晶體110和第二電晶體120、及電容器140。電容器140防止儲存節點150的電位由於突波電流或之類而變得不穩定並且提升可靠度，這是較佳的。
    第一電晶體110之閘極係電性連接一寫入端115。第一電晶體110之源極和汲極之其一者係電性連接儲存節點150。第一電晶體110之源極和汲極之另一者係電性連接一電源電位線。請注意高於接地電位的電源電位Vdd會供應至電源電位線。
    第二電晶體120之閘極係電性連接一抹除端125。第二電晶體120之源極和汲極之其一者係電性連接儲存節點150。第二電晶體120之源極和汲極之另一者係電性連接一接地電位線。
    第三電晶體130之閘極係電性連接儲存節點150。第三電晶體130之源極和汲極係並聯連接一電阻器105。
    電容器140之其一電極係連接儲存節點150。以具有極低之截止洩漏電流的第一電晶體110電性隔開儲存節點150與電源電位線，並以具有極低之截止洩漏電流的第二電晶體120電性隔開儲存節點150與接地電位線。儲存節點150可長時間穩定地保持已寫入的電荷。
    當第三電晶體130之閘極連接可長時間穩定地保持已寫入電荷的儲存節點150時，可透過第三電晶體130之閘極來長時間保持第三電晶體130之運作狀態(具體來說是導通狀態或截止狀態)。
    再者，藉由此結構，可長時間保持第三電晶體130之運作狀態而不會不可逆地改變任何元件之結構；於是，可靠度會特別地高。因此，無須不可逆地改變結構，藉由複寫儲存節點150之電位可多次改變第三電晶體130之運作狀態。
    根據本發明之一實施例，可能提出一種高度可靠的調整電路。替代地，可能提出一種可複寫調整電路。
    請注意本實施例能適當地與本說明書中的任何其他實施例結合。 〔實施例2〕
    在本實施例中，參考第2A至2C圖來說明驅動調整電路的方法，其中調整電路包括一儲存節點，其連接一具有極低之截止洩漏電流的電晶體之源極或汲極、及一電晶體，其閘極連接此儲存節點。具體來說，係說明驅動實施例1所述之調整電路100的方法。 <驅動方法之實例1>
    首先，參考第2A和2C圖來說明使並聯連接調整電路的元件和電路變成不可用之方法(設定並聯連接調整電路的元件和電路處於調整狀態)。
    用來導通第一電晶體110的信號會輸入至寫入端115，而用來關閉第二電晶體120的信號會輸入至抹除端125。藉此，儲存節點150會透過第一電晶體110連接電源電位線，而電荷會累積在連接電容器140的儲存節點150中。另外，導通閘極連接儲存節點150的第三電晶體，使得電流透過第三電晶體之源極和汲極流到第三電晶體。請注意到目前為止的步驟係稱為實例1之驅動方法的第一步驟(參見第2A圖)。
    接著，用來關閉第一電晶體110的信號會輸入至寫入端115，而用來關閉第二電晶體120的信號會輸入至抹除端125。藉此，儲存節點150與電源電位線和接地電位線電性隔開，並保持寫入至儲存節點150的電荷。請注意到目前為止的步驟係稱為實例1之驅動方法的第二步驟(參見第2C圖)。
    驅動根據本發明之一實施例的調整電路100之方法包括第一步驟，設定儲存節點150的電位為能導通第三電晶體130的電位、以及第二步驟，關閉源極或汲極連接儲存節點150的第一電晶體110和源極或汲極連接儲存節點150的第二電晶體120。於是，在不改變調整電路100中任何元件的結構下，流到第三電晶體130的電流會比流到電阻器105的電流多。藉此，可提出一種驅動高度可靠的調整電路之方法。 <驅動方法之實例2>
    接著，參考第2B和2C圖來說明使並聯連接調整電路的元件和電路變成可用之方法。
    用來關閉第一電晶體110的信號會輸入至寫入端115，而用來導通第二電晶體120的信號會輸入至抹除端125。藉此，儲存節點150會透過第二電晶體120連接接地電位線，且儲存節點150的電位等於接地電位。另外，關閉閘極連接儲存節點150的第三電晶體，使得電流流到並聯連接第三電晶體之源極和汲極的電阻器105。請注意到目前為止的步驟係稱為實例2之驅動方法的第一步驟(參見第2B圖)。
    接著，用來關閉第一電晶體110的信號會輸入至寫入端115，而用來關閉第二電晶體120的信號會輸入至抹除端125。藉此，儲存節點150與電源電位線和接地電位線電性隔開，並保持寫入至儲存節點150的電荷。請注意到目前為止的步驟係稱為實例2之驅動方法的第二步驟(參見第2C圖)。
    根據本發明之一實施例的驅動調整電路100之方法包括第一步驟，設定儲存節點150的電位為能關閉第三電晶體130的電位、以及第二步驟，關閉源極或汲極連接儲存節點150的第一電晶體110和源極或汲極連接儲存節點150的第二電晶體120。於是，在不改變調整電路100中任何元件的結構下，會有更多電流流到並聯連接第三電晶體130之源極和汲極的電阻器105。藉此，可提出一種驅動高度可靠的調整電路100之方法。 <驅動方法之實例3>
    接著，說明藉由實例1之驅動方法或實例2之驅動方法來改變設定處於調整狀態的調整電路100之方法。
    在分別輸入用來導通第一電晶體110的信號和用來關閉第二電晶體120的信號至寫入端115和抹除端125，使得儲存節點150的電位為能導通第三電晶體130的電位(參見第2A圖)，或藉由分別輸入用來關閉第一電晶體110的信號和用來導通第二電晶體120的信號至寫入端115和抹除端125，使得儲存節點150的電位為能關閉第三電晶體130的電位(參見第2B圖)之後，藉由實例1之驅動方法或實例2之驅動方法來複寫處於調整狀態的儲存節點150之電位。請注意到目前為止的步驟係稱為實例3之驅動方法的第三步驟，因為此步驟係在實例1之驅動方法或實例2之驅動方法的第一步驟和第二步驟之後進行。
    接著，用來關閉第一電晶體110的信號會輸入至寫入端115，而用來關閉第二電晶體120的信號會輸入至抹除端125。藉此，儲存節點150與電源電位線和接地電位線電性隔開，並保持寫入至儲存節點150的電荷。請注意到目前為止的步驟係稱為實例3之驅動方法的第四步驟(參見第2C圖)。
    根據本發明之一實施例的驅動調整電路100之方法包括第三步驟，使儲存節點150的電位與藉由實例3之驅動方法來驅動調整電路100之前的電位不同、以及第四步驟，關閉源極或汲極連接儲存節點150的第一電晶體110和源極或汲極連接儲存節點150的第二電晶體120。於是，在不改變調整電路中任何元件的結構下，能改變第三電晶體130之運作狀態。藉此，可提出一種驅動可複寫調整電路100之方法。 <修改實例>
    在實例3之驅動方法中，改變第三電晶體130之運作狀態；然而，不改變第三電晶體130之運作狀態、將信號輸入至寫入端115和抹除端125、及寫入資料的驅動方法亦會是本發明之一實施例。
    根據本發明之一實施例的調整電路包括具有極低之截止洩漏電流的電晶體作為第一電晶體110和第二電晶體120，並可長時間保持寫入至儲存節點150的電荷。在此，當信號輸入至寫入端115和抹除端125時，使得儲存節點150持續地保持電荷，便能更加提高可靠度。
    請注意本實施例能適當地與本說明書中的任何其他實施例結合。 〔實施例3〕
    在本實施例中，參考第3A至3C圖來說明根據本發明之一實施例的調整電路之結構。具體來說，說明一種調整電路的結構，包括具有除了氧化物半導體之外的半導體之電晶體和在通道形成區中具有氧化物半導體層的電晶體。
    第3A至3C圖繪示根據本發明之一實施例的調整電路之結構。第3A圖係調整電路300的上視圖。第3B圖係沿著第3A圖之剖面線C1-C2所得到的剖面圖。第3C圖係沿著第3A圖之剖面線D1-D2所得到的剖面圖。
    第3A至3C圖所示之調整電路300包括一第三電晶體330、和設置在一基板301上的一第一電晶體310、一第二電晶體320、及一電容器340，其中電阻器305設置在基板301上，且絕緣層304置於第一電晶體310、第二電晶體320、及電容器340與電阻器305之間。 <第三電晶體和電阻器的結構>
    在本實施例中，對第三電晶體330的通道形成區使用除了氧化物半導體之外的半導體材料。具體來說，係使用矽單晶基板作為基板301，並在矽單晶基板的表面上形成第三電晶體330(參見第3B圖)。
    請注意除了氧化物半導體之外的半導體材料可以是例如矽、鍺，鍺化矽、碳化矽、砷化鎵或之類。替代地，可使用有機半導體材料或之類。
    任何半導體材料既可以為非單晶又可以為單晶。最好使用單晶半導體基板，因為可得到能以高速運作的電晶體。
    替代地，可使用SOI基板或之類。雖然「SOI基板」之詞通常表示在絕緣表面上設置矽半導體膜的基板，但本說明書中的「SOI基板」之詞亦表示在絕緣表面上設置包括除了矽之外的材料之半導體膜的基板。亦即，包括在「SOI基板」中的半導體膜並不侷限於矽半導體膜。再者，SOI基板可以是具有在如玻璃基板的絕緣基板上設置半導體膜(有絕緣層置於其間)之結構的基板。
    元件隔離絕緣層302係設置以圍住第三電晶體330。第三電晶體330之閘極331係透過在絕緣層303中形成的開口電性連接佈線332。
    使用與佈線332相同的導電層來形成之佈線335的彎曲部分係當作電阻器305。電阻器305係並聯連接第三電晶體330之源極和汲極(參見第3A圖)。 <電容器、第一電晶體、和第二電晶體的結構>
    電容器340包括一置於佈線341與佈線352之間的絕緣層並設置在絕緣層304上。請注意佈線352係透過在絕緣層304中形成的開口連接佈線332(參見第3B圖)。
    第一電晶體310包括一設置在絕緣層304上的氧化物半導體層313、和一置於當作閘極的佈線311與氧化物半導體層313之間的閘絕緣層312。請注意佈線311在其側壁上具有絕緣層，且隔絕了當作源極和汲極的佈線351和佈線352(參見第3C圖)。
    第二電晶體320包括一設置在絕緣層304上的氧化物半導體層323、和一置於當作閘極的佈線321與氧化物半導體層323之間的閘絕緣層322。請注意佈線321在其側壁上具有絕緣層，且隔絕了當作源極和汲極的佈線352和佈線353(參見第3C圖)。
    本實施例所述之調整電路包括各具有極低截止洩漏電流的第一電晶體310和第二電晶體320。具體來說，第一電晶體310和第二電晶體320各在通道形成區中包括氧化物半導體層且具有每微米通道寬度為1×10-17 A以下之截止洩漏電流。當截止洩漏電流極低時(例如，每微米通道寬度之截止洩漏電流係為1×10-17 A以下)，可長時間保持寫入至儲存節點的電荷。
    本實施例所述之調整電路更包括具有氧化物半導體層的電晶體。具有氧化物半導體層的電晶體係設置在於上方形成具有除了氧化物半導體之外的半導體之電晶體的基板上。藉由上述結構，例如，具有除了氧化物半導體之外的半導體且以高速運作的電晶體能與具有低截止洩漏電流之氧化物半導體的電晶體合併使用。因此，可能提出一種利用除了氧化物半導體之外的半導體及低截止洩漏電流的氧化物半導體之調整電路、以及一種包括調整電路的半導體裝置。
    又，本實施例所述之調整電路具有層狀結構。具體來說，各具有氧化物半導體層的電晶體與電阻器彼此重疊。藉此，可減少調整電路的面積。此外，藉由使用調整電路可縮小半導體裝置。
    請注意本實施例能適當地與本說明書中的任何其他實施例結合。 〔實施例4〕
    在本實施例中，說明根據本發明之一實施例的可使用在調整電路中的電晶體之結構。具體來說，說明在通道形成區中包括能隙為2.5 eV以上的半導體材料之電晶體的結構。請注意實施例5將說明形成本實施例所述之電晶體的方法。
    參考第4D圖來說明本實施例所述之電晶體的結構。第4D圖繪示電晶體的剖面。
    本實施例所述之電晶體710在基板701上包括基底絕緣層704、氧化物半導體層713、閘絕緣層712、閘極711、當作源極和汲極的電極751和752、及用來保護電晶體的絕緣層705。 <基底絕緣層之結構>
    基底絕緣層704具有絕緣表面且當作內部形成通道之氧化物半導體層713的基底。
    例如，基底絕緣層704可具有一層包括選自氧化矽、氮化矽、氧氮化矽、氧化氮矽、氧化鋁、氮化鋁、氧氮化鋁、氧化氮鋁、氧化鉿、氧化鎵等之一或更多材料的單層結構或包括一或更多上述材料之二或更多層的層狀結構。 <氧化物半導體層>
    內部形成通道的氧化物半導體層713係與閘極711重疊(有閘絕緣層712置於其間)，並電性連接電極751和752(有閘極711置於其間)。請注意電極751和752係當作源極和汲極。
    內部形成通道的氧化物半導體層713之厚度為2到200nm，最好是5到30nm。
    請注意不一定將氧化物半導體層713處理成島型。
    氧化物半導體層713可以為例如單晶、多晶體(亦稱為多晶)、或非晶。
    氧化物半導體層最好為c軸對準結晶的氧化物半導體(CAAC-OS)層。
    結晶氧化物半導體層之例子為具有c軸對準結晶(CAAC)的氧化物半導體層。請注意將於實施例7中詳細說明具有c軸對準結晶的氧化物半導體層。
    氧化物半導體層713中的氧之比例最好高於化學計量比例。當氧之比例高於化學計量比例時，便能抑制金屬氧化物層中因氧空缺所造成之載子的產生。
    氧化物半導體層713最好至少包含銦(In)或鋅(Zn)。尤其是，氧化物半導體層713最好包含In和Zn。
    除了In和Zn之外，氧化物半導體層最好包含鎵(Ga)來作為穩定劑，以減少包括氧化物半導體層之電晶體的電特性變化。最好包含錫(Sn)來作為穩定劑。最好包含鉿(Hf)來作為穩定劑。最好包含鋁(Al)來作為穩定劑。
    可包含一或多種鑭系元素，如鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、或鎦(Lu)，來作為另一種穩定劑。
    例如，能使用氧化銦、氧化錫、氧化鋅、如In-Zn基氧化物、Sn-Zn基氧化物、Al-Zn基氧化物、Zn-Mg基氧化物、Sn-Mg基氧化物、In-Mg基氧化物，或In-Ga基氧化物的二元金屬氧化物、如In-Ga-Zn基氧化物(也稱為IGZO)、In-Al-Zn基氧化物、In-Sn-Zn基氧化物、Sn-Ga-Zn基氧化物、Al-Ga-Zn基氧化物、Sn-Al-Zn基氧化物、In-Hf-Zn基氧化物、In-La-Zn基氧化物、In-Ce-Zn基氧化物、In-Pr-Zn基氧化物、In-Nd-Zn基氧化物、In-Sm-Zn基氧化物、In-Eu-Zn基氧化物、In-Gd-Zn基氧化物、In-Tb-Zn基氧化物、In-Dy-Zn基氧化物、In-Ho-Zn基氧化物、In-Er-Zn基氧化物、In-Tm-Zn基氧化物、In-Yb-Zn基氧化物、或In-Lu-Zn基氧化物的三元金屬氧化物、如In-Sn-Ga-Zn基氧化物、In-Hf-Ga-Zn基氧化物、In-Al-Ga-Zn基氧化物、In-Sn-Al-Zn基氧化物、In-Sn-Hf-Zn基氧化物、或In-Hf-Al-Zn基氧化物的四元金屬氧化物來作為氧化物半導體。
    在此，例如，In-Ga-Zn-O基材料表示含有銦(In)、鎵(Ga)及鋅(Zn)的氧化物，且沒有特別限定其成分比例。再者，In-Ga-Zn-O基材料可含有In、Ga及Zn以外的金屬元素。例如，In-Ga-Zn-O基材料可含有SiO2。
    可使用以InMO3(ZnO)m(m>0，m不是整數)表示的材料作為氧化物半導體。請注意M代表選自Ga、Fe、Mn、或Co的一或更多金屬元素。可使用以In2SnO5(ZnO)n(n>0，n是整數)所表示之材料來作為氧化物半導體。
    然而，沒有限定上述之材料，可根據所需之半導體特性(例如，移動率、臨界電壓、和變化)來使用具有適當成分的材料。為了得到所需之半導體特性，最好將載子濃度、雜質濃度、缺陷密度、金屬元素與氧之間的原子比、原子間的距離、密度等設成適當的數值。 <閘絕緣層>
    閘絕緣層712可使用氧化矽、氮化矽、氧氮化矽、氧化氮矽、氧化鎵、氧化鋁、氧氮化鋁、氧化鉭或之類形成。
    閘絕緣層712可使用高介電常數(高k)材料形成。高介電常數材料的例子包括氧化鉿、氧化釔、氧化鑭、鉿矽酸鹽(HfSixOy，(x>0，y>0))、鉿鋁酸鹽(HfAlxOy，(x>0，y>0))、添加氮的鉿矽酸鹽(HfSixOyNz，(x>0，y>0，z>0))、及添加氮的鉿鋁酸鹽(HfAlxOyNz，(x>0，y>0，z>0))。
    閘絕緣層712可具有單層結構或層狀結構。例如，閘絕緣層712可具有一層包含高k材料和一層包含選自氧化矽、氮化矽、氧氮化矽、氧化氮矽、氧化鋁或之類的材料之層狀結構。
    當使閘絕緣層712很薄或使用高k材料形成時，能縮小電晶體而不會犧牲操作特性。
    例如，在使用氧化矽的情況下，閘絕緣層712的厚度可以是1到100nm，最好是10到50nm。
    在使用高k材料的情況下，能縮小電晶體，卻不會使電晶體變薄而導致產生由於隧道效應或之類造成的閘洩漏。
    閘絕緣層712可使用包含第13族元素及氧的絕緣材料來形成。請注意含有第13族元素的絕緣材料表示含有一或更多第13族元素的絕緣材料。
    包含第13族元素及氧的絕緣材料的例子包括氧化鎵、氧化鋁、氧化鎵鋁、及氧化鋁鎵。在此，氧化鎵鋁係為在原子百分比(at.%)中鋁含量高於鎵含量的物質，而氧化鋁鎵係為在原子百分比(at.%)中鎵含量高於或等於鋁含量的物質。
    許多氧化物半導體材料含有第13族的元素，且含有第13族元素的絕緣材料會與氧化物半導體材料運作良好。因此，藉由將含有第13族元素及氧的絕緣材料用於與氧化物半導體層接觸的絕緣層，與氧化物半導體層之介面的狀態能保持良好。
    例如，在形成閘絕緣層以與內含鎵的氧化物半導體層接觸之情況下，當對閘絕緣層使用含有氧化鎵的材料時，在氧化物半導體層與閘絕緣層之間的介面上能保持良好特性。
    當設置氧化物半導體層與內含氧化鎵的絕緣層以彼此接觸，便能減少氫在氧化物半導體層與絕緣層之間的介面上堆積。
    例如，藉由使用內含氧化鋁的材料，能有效地形成絕緣層。氧化鋁不易於傳遞水。於是，最好是使用包括氧化鋁的材料以防止水進入氧化物半導體層中。
    在對絕緣層使用與氧化物半導體之組成元素屬於同族的元素之情況下，能得到類似的效果。 <閘極>
    閘極711與氧化物半導體層713重疊(有閘絕緣層712置於其間)，並當作電晶體710之閘極。
    閘極711既可具有一層包含導電材料的單層結構，或各包含導電材料的二或更多層之層狀結構。
    可使用任何導電材料，只要是能禁得起加熱處理即可。例如，可使用選自鉬、鈦、鉭、鎢、鋁、銅、釹、鈧或之類的金屬，或含有此金屬的合金。
    替代地，可使用以摻有如磷的雜質元素之多晶矽膜為典型的半導體層，或如矽化鎳層的矽化層。 <閘極和側壁上的絕緣層>
    閘極上的絕緣層714a與閘極711重疊並具有絕緣特性。
    側壁714b會接觸閘絕緣層712、閘極711、及閘極上的絕緣層714a之堆疊的側表面，並包括絕緣層。 <源極和汲極>
    電極751和752係電性連接氧化物半導體層713，並當作電晶體之源極和汲極。
    當作源極或汲極的電極可具有一層包含導電材料的單層結構，或各包含導電材料的二或更多層之層狀結構。
    可使用任何導電材料，只要是能禁得起加熱處理即可。例如，可使用選自鋁、鉻、銅、鈦、鉭、鉬、或鎢的金屬，或內含此金屬的合金。替代地，可使用選自錳、鎂、鋯、鈹、釹、或鈧的金屬，或內含此金屬的合金。
    可使用金屬氮化物作為導電材料。金屬氮化物的具體例子包括氮化鈦、氮化鉬、及氮化鎢。
    替代地，可使用導電金屬氧化物作為導電材料。具體來說，可使用氧化銦、氧化錫、銦錫氧化物(亦稱為ITO)、銦鋅氧化物、氧化鋅、加入鎵或鋁的氧化鋅、或含有氧化矽的金屬氧化物材料。
    替代地，可使用石磨烯或之類作為導電材料。
    例如，可採用鈦或氮化鈦之單層結構、含矽的鋁之單層結構、鈦層疊在鋁層上的兩層結構、鈦層疊在氮化鈦層上的兩層結構、鈦層、鋁層、與鈦層所堆疊之三層結構或之類。
    請注意電晶體的通道長度L係取決於接觸氧化物半導體層的源極端與接觸氧化物半導體層的汲極端之間的距離而定。 <用來保護電晶體的絕緣層>
    絕緣層705防止如水分的雜質從外部進入以保護電晶體。
    絕緣層705的厚度至少為1nm以上。
    絕緣層705可具有一層包括具備障壁特性的絕緣體之單層結構，或各包括具備障壁特性的絕緣體之二或更多層之層狀結構。
    尤其是，最好是含有氧化鋁的結構，且可使用氧化鋁層和包括另一無機絕緣材料之層的層狀結構。這是因為氧化鋁不易傳遞水分、氧、及其他雜質。
    替代地，絕緣層705可具有包括過氧區之氧化物絕緣層和氧化鋁層之堆疊。包括過氧區之氧化物絕緣層可設置在氧化物半導體層側上。
    例如，可對包括過氧區之氧化物絕緣層使用氧化矽膜、氧氮化矽膜或之類。
    本實施例能適當地與其他實施例所述之任何結構結合。 〔實施例5〕
    在本實施例中，參考第4A至4D圖來說明形成在實施例4之通道形成區中包括能隙為2.5 eV以上的半導體材料之電晶體710的方法。 <基底絕緣層之形成>
    首先，形成當作具有通道的氧化物半導體層之基底的絕緣層704。藉由電漿增強CVD法、濺射法或之類在基板701上形成基底絕緣層704。
    可使用任何基板作為基板701，只要是具有夠高的耐熱性以禁得起在形成基底絕緣層之後所進行的處理即可，且沒有限制基板701的大小。
    可事先在基板701上設置另一半導體元件。
    例如，可使用如鋇硼矽酸鹽玻璃基板或鋁硼矽酸鹽玻璃基板的玻璃基板、陶製基板、石英基板、藍寶石基板或之類作為基板701。替代地，可使用單晶半導體基板或以矽或碳化矽製成的多晶半導體基板、以鍺化矽或之類製成的化合物半導體基板、SOI基板或之類。
    可使用彈性基板作為基板701。電晶體可直接地形成在彈性基板上。替代地，電晶體可形成在製造基板上，且接著電晶體可與製造基板分開並轉移至彈性基板。請注意在電晶體與製造基板分開並轉移至彈性基板的情況下，最好在製造基板與包括氧化物半導體層的電晶體之間設置剝離層。 <氧化物半導體層之形成>
    接著，在基底絕緣層704上形成具有通道的氧化物半導體層713。
    氧化物半導體層可藉由濺射法、分子束磊晶法、原子層沉積法、或脈衝雷射沉積法來形成。
    例如，在對氧化物半導體使用In-Ga-Zn-O基材料的情況中，可使用靶材來形成氧化物半導體層。可使用各種材料和各種成分比作為靶材的材料和成分比。例如，可使用具有莫耳比為In2O3：Ga2O3：ZnO=1：1：1之成分比的氧化物靶材。替代地，例如，可使用具有莫耳比為In2O3：Ga2O3：ZnO=1：1：2之成分比的氧化物靶材。
    在對氧化物半導體使用In-Zn-O基材料的情況中，所使用之靶材的原子比具有In：Zn=50：1到1：2之原子比(莫耳比為In2O3：ZnO=25：1到1：4)，最好是In：Zn=20：1到1：1之原子比(莫耳比為In2O3：ZnO=10：1到1：2)，更好是In：Zn=15：1到1.5：1之原子比(莫耳比為In2O3：ZnO=15：2到3：4)。例如，用於形成In-Zn-O基氧化物半導體的靶材具有原子比為In：Zn：O=X：Y：Z之成分比，其中Z>1.5X+Y。
    例如，在對氧化物半導體使用In-Sn-Zn-O基材料的情況中，可使用靶材來形成氧化物半導體層。可使用各種成分比作為靶材的成分比。例如，可使用具有原子比為In：Sn：Zn=1：2：2之成分比的氧化物靶材。替代地，例如，可使用具有原子比為In：Sn：Zn=2：1：3之成分比的氧化物靶材。替代地，例如，可使用具有原子比為In：Sn：Zn=1：1：1之成分比的氧化物靶材。替代地，例如，可使用具有原子比為In：Sn：Zn=20：45：35之成分比的氧化物靶材。
    請注意靶材的相對密度為90到100%，最好是95到99.9%。藉由使用具有高相對密度的靶材，能形成稠密氧化物半導體層。
    再者，氧化物半導體層可藉由降低載子密度成為實質上本質的。將於實施例6中詳細說明上述方法。
    接著，透過光刻製程形成抗蝕遮罩，並使用抗蝕遮罩來選擇性地蝕刻氧化物半導體層以將其處理成島型(參見第4A圖)。
    請注意當侵蝕抗蝕遮罩期間進行蝕刻時，氧化物半導體層會成為錐形。當島型氧化物半導體層為錐形時，可避免斷開將在此步驟之後形成的層，以便提高覆蓋率。 <閘絕緣層、閘極、和閘極上的絕緣層之形成>
    然後，在氧化物半導體層713上形成閘絕緣層712、閘極711、和閘極上的絕緣層714a之堆疊。
    藉由電漿增強CVD法、濺射法或之類形成當作閘絕緣層的絕緣層和當作閘極上的絕緣層之絕緣層。
    藉由濺射法或之類形成當作閘極的導電層。
    接著，透過光刻製程形成抗蝕遮罩，並使用抗蝕遮罩來蝕刻當作閘絕緣層的絕緣層、當作閘極的導電層、及當作閘極上的絕緣層之絕緣層，以便形成閘絕緣層712、閘極711、和閘極上的絕緣層714a之堆疊。 <側壁之形成>
    之後，形成側壁714b以與閘絕緣層712、閘極711、和閘極上的絕緣層714a之堆疊的側面接觸。
    藉由電漿增強CVD法、濺射法或之類形成當作側壁的絕緣層。
    接下來，當接觸堆疊之側表面的絕緣層餘留時，藉由各向異性蝕刻來形成側壁(參見第4B圖)。 <當作源極和汲極的電極之形成>
    然後，形成當作源極和汲極的電極751和752。
    藉由濺射法或之類形成當作源極和汲極且包含導電材料的層。
    接著，透過光刻製程形成抗蝕遮罩，並使用抗蝕遮罩來選擇性地蝕刻包含導電材料的層，以便形成電極751和752(參見第4C圖)。請注意會在同一步驟中形成以包含導電材料的層製成的佈線等(未顯示)。
    請注意在電晶體的通道長度L為10nm到1000nm(1μm)的情況下(特別是小於25nm)，最好使用波長為幾奈米到幾十奈米的遠紫外線來形成遮罩。這是因為遠紫外線能提供高解析度及長聚焦深度。
    請注意作為源極和汲極的電極最好是錐形。當作為源極和汲極的電極為錐形時，可避免斷開將在此步驟之後形成的層(例如，閘絕緣層)，以便提高覆蓋率。例如，錐角最好是30到60度。
    請注意在包含導電材料的層具有鈦層或氮化鈦層的單層結構之情況下，可容易將包含導電材料的層處理成錐形的源極和汲極。 <用來保護電晶體的絕緣層之形成>
    然後，形成用來保護電晶體的絕緣層705。
    藉由電漿增強CVD法、濺射法或之類形成用來保護電晶體的絕緣層。
    經過以上步驟，可得到在通道形成區中包括氧化物半導體材料的電晶體710。
    請注意本實施例中使用的抗蝕遮罩並不侷限於透過光刻製程形成的抗蝕遮罩。抗蝕遮罩可適當地藉由噴墨法、印刷法或之類(取代光刻製程)來形成。當不使用光罩來形成抗蝕遮罩時，能降低半導體裝置的製造成本。
    本實施例能適當地與其他實施例所述之任何結構結合。 〔實施例6〕
    在本實施例中，說明根據本發明之一實施例的形成可應用於具有極低截止洩漏電流(例如，每微米通道寬度之截止洩漏電流係為1×10-17 A以下)且可使用在調整電路中之電晶體之氧化物半導體層的方法。具體來說，參考第5A至5D圖來說明形成具有低載子密度之實質上本質的氧化物半導體層之方法。 <基底絕緣層的結構及形成方法>
    當作具有通道之氧化物半導體層的基底之絕緣層504與氧化物半導體層接觸的區域最好至少包括藉由加熱處理而從中排除氧的絕緣層。這是因為當絕緣層504具有過氧區時，可防止氧從氧化物半導體層傳遞到絕緣層504，且藉由之後進行的加熱處理可從絕緣層504供應氧至氧化物半導體層。
    在基底絕緣層具有層狀結構的情況中，具有過氧區之氧化物絕緣層最好設置在氧化物半導體層側上。
    例如，基底絕緣層最好具有從氧化物半導體層側依序堆疊具有過氧區的氧化矽層和氧化鋁層的結構。
    請注意在本說明書中，在熱脫附分析儀(TDS)分析中，「藉由加熱處理排除氧」意指被轉換成氧原子之氧的排除量(或已釋出的氧量)係1.0x1018 cm-3以上，最好是3.0x1020 cm-3以上。在TDS分析中，「未藉由加熱處理排除氧」意指被轉換成氧原子之氧的排除量(或已釋放出的氧量)係小於1.0x1018 cm-3。
    作為形成藉由加熱處理而從中排除氧的絕緣層之方法，例如有在氧氣圍中形成絕緣層的方法、及形成絕緣層並接著引進氧(包括氧自由基、氧原子、及氧離子之至少任一者)的方法。
    可使用離子植入法、離子摻雜法、電漿浸沒離子植入法、電漿處理或之類作為引進氧的方法。 <形成具有低雜質濃度的氧化物半導體層之方法1：沉積>
    氧化物半導體層413a係形成在基底絕緣層504上(參見第5A圖)。氧化物半導體層413a係之後形成通道的氧化物半導體層；於是，形成氧化物半導體層413a，使得含有氫原子的雜質盡可能地被去除。這是因為含有氫原子的雜質容易在氧化物半導體層中形成施體能階。
    最好使用濺射法作為形成減少內部含有氫原子之雜質的氧化物半導體層之方法。尤其是，最好使用的方法為，使不暴露於空氣的絕緣層當作基底並在形成絕緣層之後形成氧化物半導體層。
    例如，在藉由加熱處理或電漿處理去除黏附於基板表面之含有氫的雜質之後，可不暴露於空氣地形成基底絕緣層，且可不暴露於空氣地接著形成氧化物半導體層。以此方式，能減少黏附於基板絕緣層表面之含有氫的雜質，並可防止氣圍成分黏附於基板與基底絕緣層之間的介面以及基底絕緣層和氧化物半導體層之間的介面。
    請注意在藉由濺射法形成氧化物半導體層之前，最好藉由將氬氣引進處理室且產生電漿的反向濺射法來去除黏附於基底絕緣層表面之粉狀物質(亦稱為微粒或灰塵)。
    反向濺射法係為一種沒有將電壓施於靶材端，而在氬氣圍中使用RF電源來將電壓施於基板端，並在基板附近產生電漿以修改基板表面的方法。請注意可使用氮、氦、氧或之類來取代氬氣圍。
    此外，最好使用低滲漏率的處理室來形成氧化物半導體層。具體來說，當濺射設備的處理室之滲漏率係設為1×10-10Pa×m3/s以下時，能減少如鹼金屬或氫化物之混合雜質進入將被沉積的氧化物半導體層中。
    替代地，最好使用藉由吸附型真空泵(例如，低溫泵)排空之濺射設備的處理室來形成氧化物半導體層。能減少如鹼金屬、氫原子、氫分子、水、氫氧化物、或氫化物之雜質從排空系統中逆流。
    替代地，最好在供應高純度氣圍氣體至濺射設備的處理室之條件下形成氧化物半導體層。具體來說，適當地使用氧、已去除如水、具有氫氧化物的化合物、和氫化物之雜質的高純度稀有氣體(典型的是氬)、或稀有氣體和氧的混合氣體。
    例如，氬氣純度設為9N(99.9999999%)以上(H2O的濃度為0.1 ppb，且H2的濃度為0.5 ppb)，且氬氣的露點設為-121℃。氧氣純度設為8N(99.999999%)以上(H2O的濃度為1 ppb，且H2的濃度為1 ppb)，且氧氣的露點設為-112℃。
    在使用稀有氣體和氧之混合氣體的情況下，氧的流量比例最好要高。 <氧化物半導體層的沉積條件之實例>
    採用下列條件作為沉積條件的實例：基板與靶材之間的距離為100mm、壓力為0.6Pa、直流(DC)功率為0.5kW、且氣圍為氧氣氣圍(氧流量比例為100%)。請注意最好使用脈衝式直流(DC)功率，因為能減少在沉積期間所產生的灰塵並能使膜厚度均勻。 <形成具有低雜質濃度的氧化物半導體層之方法2：第一加熱處理>
    形成盡可能從中去除含有氫原子之雜質的氧化物半導體層413b(參見第5B圖)。
    作為形成減少含有氫原子的雜質的氧化物半導體層之方法，最好使用對氧化物半導體層進行第一加熱處理之方法，以減少氧化物半導體層中如水分和氫的雜質(為了對氧化物半導體層進行脫水作用或脫氫作用)。
    在進行第一加熱處理的情況下，最好使用藉由加熱處理而從中排除氧的絕緣層作為與氧化物半導體層接觸的絕緣層。這是因為當進行第一加熱處理時，含有氫原子和氧的雜質會從氧化物半導體層中釋出。釋出氧之氧化物半導體層中所產生的一些氧空缺會當作施體，並在氧化物半導體層中產生載子，可能會影響電晶體的特性。
    第一加熱處理的溫度例如高於或等於150℃且低於基板的應變點，最好是高於或等於250℃且低於或等於450°C，更好是高於或等於300℃且低於或等於450℃。
    第一加熱處理時間為3分鐘至24小時。超過24小時的加熱處理較不適合，因為降低了生產力。
    第一加熱處理係在氧化氣圍或惰性氣圍中進行。在此，氧化氣圍係為10ppm以上之包括如氧、臭氧、或氧化氮之氧化氣體的氣圍。惰性氣圍係為小於10ppm之包括氧化氣體的氣圍並充滿氮或稀有氣體。
    例如，第一加熱處理係在減壓氣圍、氮、稀有氣體或之類的惰性氣體氣圍、氧氣氣圍、或超乾空氣中(在藉由孔腔內共振衰減雷射光譜(CRDS)法的露點計來進行測量之情況下，濕氣量為20ppm(轉成露點中的-55℃)以下，最好是1ppm以下，更好是10ppb以下)進行。
    在氮或如氦、氖、或氬的稀有氣體中最好不含水、氫等。引進加熱處理設備中之氮或如氦、氖、或氬的稀有氣體之純度最好是6N(99.9999%)以上，更好是7N(99.99999%)以上(即，雜質濃度是1ppm以下，最好是0.1ppm以下)。
    沒有特別限制用於第一加熱處理的加熱處理設備。加熱處理設備可裝設用來藉由來自如電阻加熱元件的加熱器之熱傳導或熱輻射來加熱物體的裝置。
    例如，可使用電爐或如燈快速熱退火(LRTA)設備或氣體快速熱退火(GRTA)設備的快速熱退火(RTA)設備。LRTA設備係為一種用來藉由如鹵素燈、金屬鹵素燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓水銀燈的燈所發射出的光輻射(電磁波)來加熱物體的設備。GRTA設備係為一種使用高溫氣體來進行加熱處理的設備。
    藉由第一加熱處理，氫(水或具有氫氧化物的化合物)會從氧化物半導體層中釋出。此外，藉由第一加熱處理，會減少雜質，如此可形成本質的或實質上本質的氧化物半導體層。
    藉由第一加熱處理，可從氧化物半導體層中排除為不穩定載子來源的氫；藉此，能抑制電晶體之臨界電壓往負方向偏移。另外，能提高電晶體之可靠度。 <修改實例>
    第一加熱處理之後，可將氧(包括氧自由基、氧原子、及氧離子之至少任一者)引進氧化物半導體層中。
    可使用離子植入法、離子摻雜法、電漿浸沒離子植入法、電漿處理或之類作為引進氧的方法。 <基底絕緣層的結構及形成方法>
    用來覆蓋具有通道之氧化物半導體層513的閘絕緣層512與氧化物半導體層接觸的區域最好至少包括藉由加熱處理而從中排除氧的絕緣層。這是因為當閘絕緣層512具有過氧區時，可防止氧從氧化物半導體層513傳遞到閘絕緣層512，且藉由之後進行的第二加熱處理可從閘絕緣層512供應氧至氧化物半導體層513。
    在用來覆蓋具有通道之氧化物半導體層的閘絕緣層具有層狀結構的情況中，具有過氧區之氧化物絕緣層最好設置在氧化物半導體層側上。
    例如，用來覆蓋具有通道之氧化物半導體層的閘絕緣層最好具有從氧化物半導體層側依序堆疊具有過氧區的氧化矽層和氧化鋁層的結構。
    這是因為氧化鋁層不會傳遞氧和如氫或水分的雜質，亦即，具有高度阻擋效果，並可在形成氧化鋁層之後，藉由進行第二加熱處理來防止氧從氧化物半導體層中釋出。 <閘絕緣層、閘極、和閘極上的絕緣層之形成>
    然後，在氧化物半導體層513上形成閘絕緣層512、閘極511、和閘極上的絕緣層514a之堆疊。
    藉由電漿增強CVD法、濺射法或之類形成當作閘絕緣層的絕緣層和當作閘極上的絕緣層之絕緣層。
    藉由濺射法或之類形成當作閘極的導電層。
    接著，透過光刻製程形成抗蝕遮罩，並使用抗蝕遮罩來蝕刻當作閘絕緣層的絕緣層、當作閘極的導電層、及當作閘極上的絕緣層之絕緣層，以便形成閘絕緣層512、閘極511、和閘極上的絕緣層514a之堆疊。 <側壁之形成>
    之後，形成絕緣層514b以與閘絕緣層512、閘極511、和閘極上的絕緣層514a之堆疊接觸。
    藉由電漿增強CVD法、濺射法或之類形成當作側壁的絕緣層。
    接下來，當接觸堆疊之側表面的絕緣層餘留時，藉由各向異性蝕刻來形成側壁。 <形成被供應氧的氧化物半導體層之方法1：第二加熱處理>
    最好使用被供應氧的氧化物半導體層來作為內部形成通道的氧化物半導體層513。尤其是，最好是使用內部充滿氧空缺的氧化物半導體層。這是因為一些氧空缺會充當施體，並在氧化物半導體層中產生載子，可能會影響電晶體的特性。
    有一種方法作為形成被供應氧的氧化物半導體層之方法，即在藉由加熱處理而從中排除氧的絕緣層接觸內部形成通道的氧化物半導體層之條件下進行第二加熱處理。具體來說，可使用藉由加熱處理而從中排除氧的絕緣層來形成用來覆蓋基底絕緣層或/及形成通道的區域之絕緣層，且可藉由第二加熱處理將氧供應至氧化物半導體層(參見第5C圖)。
    請注意第二加熱處理在形成包括藉由加熱處理而從中排除氧的絕緣層之絕緣層以與內部形成通道的氧化物半導體層之區域接觸之後所進行的任何步驟中都是有效的。
    尤其是，最好採用從氧化物半導體層側依序堆疊具有過氧區的氧化矽層和具有高阻擋效果的氧化鋁層之層狀結構，且最好在形成氧化鋁層的條件下進行第二加熱處理。
    第二加熱處理可在氮、氧、超乾空氣(水含量為20ppm以下，最好是1ppm以下，更好是10ppb以下的空氣)、或稀有氣體(例如，氬或氦)中進行。氮、氧、超乾空氣、或稀有氣體的氣圍中最好不含水、氫等。引進加熱處理設備中之氮、氧、或稀有氣體之純度最好是6N(99.9999%)以上，更好是7N(99.99999%)以上(即，雜質濃度是1ppm以下，最好是0.1ppm以下)。 <測量轉換成氧原子之氧的排除量之方法>
    以下說明一種在TDS分析中將轉換成氧原子之氧的釋出量量化的方法。
    在TDS分析中的氣體釋出量係與波譜的積分值成比例。因此，根據絕緣層之波譜積分值與標準樣本的參考值之間的比例，能計算出氣體釋出量。標準樣本的參考值係為在樣本中所含的預定原子密度與波譜積分值之間的比例。
    例如，從絕緣層中排除的氧分子(No2)數量能以標準樣本之包含在預定密度下的氫之矽晶圓的TDS分析結果與絕緣層的TDS分析結果根據等式1來得到。這裡，假設所有根據TDS分析而得到之具有質量數為32之波譜係源於氧分子。假設不考慮具有質量數為32的CH3OH，因其不太可能存在。此外，亦不考慮包括具有質量數為17或18的氧原子(為氧原子之同位素)之氧分子，因為這種分子在自然界中的比例係極小的。
    NO2=NH2/SH2×SO2×α (等式1)。
    NH2係將從標準樣本排除的氫分子數量轉成密度所得到的值。SH2係根據TDS分析之標準樣本的波譜積分值。在此，標準樣本的參考值係設定為NH2/SH2。SO2係根據TDS分析之絕緣層的波譜積分值。α係影響TDS分析中之波譜密度的係數。關於等式1的更多細節可參見日本公開專利申請第6-275697號。請注意已排除氧量係藉由使用ESCO Ltd.所生產的熱脫附分析儀設備EMD/WA1000S/W、以及使用包含1x1016 atoms/cm3的氫原子之矽晶圓作為標準樣本來測得。
    另外，在TDS分析中，檢測出部份的氧為氧原子。氧分子與氧原子之間的比例可由氧分子的游離率計算出。請注意由於α包括氧分子的游離率，因此已排除之氧原子數量亦能透過估計氧分子的排除數量來估算出。
    請注意NO2係氧分子的排除數量。在絕緣層中，被轉換成氧原子之氧的排除數量係氧分子之排除數量的兩倍。
    藉由加熱處理而從中排除氧的層之實例係為過氧氧化矽(SiOx(X>2))之層。在過氧氧化矽(SiOx(X>2))中，每單位體積的氧原子數量大於每單位體積之矽原子數量的兩倍。每單位體積的矽原子數量和氧原子數量係由拉塞福背向散射分析法測得。 <當作源極和汲極的電極之形成>
    然後，形成當作源極和汲極的電極551和552。
    藉由濺射法或之類形成當作源極和汲極且包含導電材料的層。
    接著，透過光刻製程形成抗蝕遮罩，且使用抗蝕遮罩來選擇性地蝕刻包含導電材料的層，以便形成電極551和552。請注意會在同一步驟中形成以包含導電材料的層製成的佈線等(未顯示)。
    請注意在電晶體的通道長度L為10nm到1000nm(1μm)的情況下(特別是小於25nm)，最好使用波長為幾奈米到幾十奈米的遠紫外線來形成遮罩。這是因為遠紫外線能提供高解析度及長聚焦深度。
    請注意當作源極和汲極的電極最好是錐形。當當作源極和汲極的電極為錐形時，可避免斷開將在此步驟之後形成的層(例如，閘絕緣層)，以便提高覆蓋率。例如，錐角最好是30到60度。
    請注意在包含導電材料的層具有鈦層或氮化鈦層的單層結構之情況下，可容易將包含導電材料的層處理成錐形的源極和汲極。 <用來保護電晶體的絕緣層之形成>
    然後，形成用來保護電晶體的絕緣層505。
    藉由電漿增強CVD法、濺射法或之類形成用來保護電晶體的絕緣層(參見第5D圖)。
    由於能如上所述般地抑制內部形成通道的氧化物半導體層中載子的產生，因此能抑制電晶體特性改變。
    本實施例能適當地與其他實施例所述之任何結構結合。 〔實施例7〕
    在本實施例中，說明根據本發明之一實施例的可適用於具有極低截止洩漏電流(例如，每微米通道寬度之截止洩漏電流係為1×10-17 A以下)且可使用在調整電路中之氧化物半導體層。具體來說，說明具有c軸對準結晶的氧化物半導體層。
    在本實施例中，說明從ab平面、表面或介面的方向看時，包括具有三角形或六角形的原子排列之c軸對準結晶(CAAC)的氧化物。在晶體中，金屬原子排列為層狀或者金屬原子和氧原子沿著c軸排列為層狀，而在ab平面上之a軸或b軸的方向會改變(晶體圍繞著c軸旋轉)。
    CAAC-OS膜不全然是單晶也不全然是非晶。CAAC-OS膜是一種具有結晶-非晶之混相結構的氧化物半導體膜，其中在非晶相中包括結晶部分和非晶部分。請注意在多數情況中，結晶部分符合在每邊小於100nm的立方體中。從以透射電子顯微鏡(TEM)得到的觀察影像中，在CAAC-OS膜中的非晶部分與結晶部分之間的邊界是不明顯的。此外，藉由TEM，無法發現在CAAC-OS膜中的晶粒邊界。因此，在CAAC-OS膜中，由於晶粒邊界而能抑制電子移動率降低。
    在包括在CAAC-OS膜中的每個結晶部分中，c軸是對準平行於CAAC-OS膜所形成之表面之法線向量或CAAC-OS膜之表面之法線向量的方向，從垂直於ab平面的方向看係形成三角形或六角形的原子排列，且當從垂直於c軸方向的方向看時，金屬原子會排列為層狀，或金屬原子和氧原子會排列為層狀。請注意在結晶部分之間，一個結晶部分的a軸和b軸方向可不同於另一結晶部分的a軸和b軸方向。在本說明書中，單字「垂直」包括從85到95°的範圍。此外，單字「平行」包括從-5到5°的範圍。
    在CAAC-OS膜中，結晶部分的分佈不一定是均勻的。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜之表面側生成結晶之情形下，在某些例子中，在CAAC-OS膜之表面附近的結晶部分之比例會高於形成CAAC-OS膜之表面附近的結晶部分之比例。再者，當添加雜質到CAAC-OS膜中時，雜質所添加的區域中之結晶部分在一些情況下會變成非晶的。
    由於包括在CAAC-OS膜中之結晶部分的c軸會對準平行於CAAC-OS膜所形成之表面之法線向量或CAAC-OS膜之表面之法線向量的方向，因此c軸方向可能會依據CAAC-OS膜之形狀(CAAC-OS膜所形成之表面的剖面形狀或CAAC-OS膜之表面的剖面形狀)而彼此不同。請注意當形成CAAC-OS膜時，結晶部分之c軸方向是平行於CAAC-OS膜所形成之表面之法線向量或CAAC-OS膜之表面之法線向量的方向。藉由沉積或在沉積之後進行如加熱處理之結晶化處理來形成結晶部分。
    藉由在電晶體中使用CAAC-OS膜，可降低由於以可見光或紫外線輻射所造成的電晶體之電特性改變。因此，電晶體具有高可靠度。
    從更廣義來理解，包括CAAC的氧化物是指非單晶氧化物，其包括在從垂直於ab平面的方向看時具有三角形狀、六角形狀、正三角形狀或正六角形狀的原子排列，並且從垂直於c軸方向的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀的相。
    CAAC不是單晶，但這並不表示只由非晶成分組成CAAC。雖然CAAC包括晶化部分(結晶部分)，但在一些情況下一個結晶部分與另一結晶部分的邊界是不明顯的。
    在CAAC中包括氧的情形下，可以氮取代部分包括在CAAC中的氧。包括在CAAC中的結晶部分之c軸可朝向某個方向(例如，垂直於在上方形成CAAC的基板之表面或CAAC之表面的方向)。包括在CAAC中的結晶部分之ab平面的法線可朝向某個方向(例如，垂直於在上方形成CAAC的基板之表面或CAAC之表面的方向)。
    CAAC可根據其組成或之類而變成導體、半導體或絕緣體。CAAC根據其組成或之類而傳送或不傳送可見光。
    有一種晶體作為上述CAAC的例子，其形成膜狀，並從垂直於膜表面或支撐基板之表面的方向觀察時具有三角形或六角形的原子排列，並且在觀察膜的剖面時，金屬原子排列為層狀或者金屬原子和氧原子(或氮原子)排列為層狀。
    參考第6A至6E圖、第7A至7C圖、及第8A至8C圖來詳細說明CAAC之結晶結構的實例。請注意在第6A至6E圖、第7A至7C圖、及第8A至8C圖中，除非有其他指明，否則垂直方向相當於c軸方向且垂直於c軸方向之平面相當於ab平面。當只說「上半部」和「下半部」時，是指ab平面上方的上半部和ab平面下方的下半部(以a-b平面為邊界的上半部和下半部)。再者，在第6A至6E圖中，以圓圈圈上的O原子表示四配位O原子，而以雙重圓圈圈上的O原子表示三配位O原子。
    第6A圖顯示包括一個六配位In原子和靠近In原子之六個四配位氧原子(以下稱為四配位O原子)的結構。只顯示一個金屬原子及靠近金屬原子之氧原子的結構在此係稱為小群組。第6A圖之結構實際上是一個八面體的結構，但為了簡單而顯示成平面結構。請注意三個四配位O原子各存在於第6A圖中的上半部和下半部。在第6A圖所示之小群組中，電荷是0。
    第6B圖顯示包括一個五配位Ga原子、靠近Ga原子之三個三配位氧原子(以下稱為三配位O原子)、和靠近Ga原子之兩個四配位O原子的結構。所有的三配位O原子都存在於ab平面上。一個四配位O原子各存在於第6B圖中的上半部和下半部。因為In原子可具有五個配位，所以In原子能具有第6B圖所示的結構。在第6B圖所示之小群組中，電荷是0。
    第6C圖顯示包括一個四配位Zn原子和靠近Zn原子之四個四配位O原子的結構。第6C圖中的上半部具有一個四配位O原子，並且在下半部具有三個四配位O原子。或者，第6C圖中的上半部可具有三個四配位O原子，並且在下半部可具有一個四配位O原子。在第6C圖所示之小群組中，電荷是0。
    第6D圖顯示包括一個六配位Sn原子和靠近Sn原子之六個四配位O原子的結構。在第6D圖中，三個四配位O原子各存在於上半部和下半部。在第6D圖所示之小群組中，電荷是+1。
    第6E圖顯示包括兩個Zn原子的小群組。第6E圖的上半部和下半部各具有一個四配位O原子。在第6E圖所示之小群組中，電荷是-1。
    這裡，複數個小群組構成一個中群組，且複數個中群組構成一個大群組(也稱為單位格)。
    在此，說明小群組彼此接合的規則。第6A圖中的六配位In原子之上半部的三個O原子在向下方向上各具有三個靠近的In原子，且在下半部的三個O原子在向上方向上各具有三個靠近的In原子。第6B圖中的五配位Ga原子之上半部的一個O原子在向下方向上具有一個靠近的Ga原子，且在下半部的一個O原子在向上方向上具有一個靠近的Ga原子。第6C圖中的四配位Zn原子之上半部的一個O原子在向下方向上具有一個靠近的Zn原子，且在下半部的三個O原子在向上方向上各具有三個靠近的Zn原子。以此方式，在金屬原子上方的四配位O原子的數量等於靠近在四配位O原子下方之金屬原子的數量。同樣地，在金屬原子下方的四配位O原子的數量等於靠近在四配位O原子上方之金屬原子的數量。由於O原子的配位數量是4，因此靠近在O原子下方之金屬原子數量與靠近在O原子上方之金屬原子數量之總和為4。藉此，當在一個金屬原子上方之四配位O原子數量與在另一金屬原子下方之四配位O原子數量之總和為4時，可彼此接合兩種包括金屬原子的小群組。例如，在六配位金屬(In或Sn)原子透過上半部的三個四配位O原子接合之情形下，六配位金屬原子會接合五配位金屬(Ga或In)原子或四配位金屬(Zn)原子。
    具有以上配位數的金屬原子係透過在c軸方向上的四配位O原子來接合另一個金屬原子。此外，複數個小群組會彼此接合，使得層狀結構中的總電荷是0。於是，便構成了中群組。
    第7A圖顯示包括在In-Sn-Zn-O基材料之層狀結構中的中群組之模型。第7B圖顯示包括三個中群組的大群組。請注意第7C圖顯示在從c軸方向觀看第7B圖之層狀結構之情形下的原子排列。
    在第7A圖中，為了簡單明瞭，不顯示三配位O原子，並以圓圈顯示四配位O原子；圓圈中的數字顯示四配位O原子的數量。例如，以圈起來的3代表Sn原子之上半部和下半部各具有三個四配位O原子。同樣地，在第7A圖中，以圈起來的1代表In原子之上半部和下半部各具有一個四配位O原子。第7A圖也顯示靠近下半部之一個四配位O原子與上半部之三個四配位O原子的Zn原子、以及靠近上半部之一個四配位O原子與下半部之三個四配位O原子的Zn原子。
    在包括在第7A圖之In-Sn-Zn-O基材料之層狀結構中的中群組中，從頂端開始按照順序，各靠近上半部與下半部之三個四配位O原子的Sn原子會接合各靠近上半部與下半部之一個四配位O原子的In原子、In原子會接合靠近上半部之三個四配位O原子的Zn原子、Zn原子會透過Zn原子之下半部的一個四配位O原子來接合各靠近上半部與下半部之三個四配位O原子的In原子、In原子會接合包括兩個Zn原子並靠近上半部之一個四配位O原子的小群組、且小群組會透過小群組之下半部的一個四配位O原子來接合各靠近上半部與下半部之三個四配位O原子的Sn原子。彼此接合複數個上述之中群組，便構成了大群組。
    這裡，三配位O原子之鍵結的電荷和四配位O原子之鍵結的電荷可分別假設成-0.667和-0.5。例如，六配位或五配位In原子的電荷、四配位Zn原子的電荷、及五配位或六配位Sn原子的電荷分別是+3、+2、及+4。因此，包括Sn原子之小群組的電荷是+1。所以，需要-1的電荷(與+1相消)來形成包括Sn原子的層狀結構。可舉出如第6E圖所示之包括兩個Zn原子的小群組來作為具有-1之電荷的結構。例如，當提供一個包括兩個Zn原子的小群組給一個包括Sn原子之小群組時，便消去電荷，使得層狀結構中的總電荷能變為0。
    具體來說，當形成第7B圖所示的大群組時，可得到In-Sn-Zn-O基結晶(In2SnZn3O8)。請注意所得到之In-Sn-Zn-O基結晶的層狀結構可表示成In2SnZn2O7(ZnO)m(m是0或自然數)之組成式。
    上述規則也適用於下列氧化物：如In-Sn-Ga-Zn-O基氧化物的四元金屬氧化物；如In-Ga-Zn-O基氧化物(也稱為IGZO)、In-Al-Zn-O基氧化物、Sn-Ga-Zn-O基氧化物、Al-Ga-Zn-O基氧化物、Sn-Al-Zn-O基氧化物、In-Hf-Zn-O基氧化物、In-La-Zn-O基氧化物、In-Ce-Zn-O基氧化物、In-Pr-Zn-O基氧化物、In-Nd-Zn-O基氧化物、In-Sm-Zn-O基氧化物、In-Eu-Zn-O基氧化物、In-Gd-Zn-O基氧化物、In-Tb-Zn-O基氧化物、In-Dy-Zn-O基氧化物、In-Ho-Zn-O基氧化物、In-Er-Zn-O基氧化物、In-Tm-Zn-O基氧化物、In-Yb-Zn-O基氧化物、或In-Lu-Zn-O基氧化物的三元金屬氧化物；如In-Zn-O基氧化物、Sn-Zn-O基氧化物、Al-Zn-O基氧化物、Zn-Mg-O基氧化物、Sn-Mg-O基氧化物、In-Mg-O基氧化物、或In-Ga-O基氧化物的兩元金屬氧化物；等等。
    例如，第8A圖顯示包括在In-Ga-Zn-O基材料之層狀結構中的中群組之模型。
    在包括在第8A圖之In-Ga-Zn-O基材料之層狀結構中的中群組中，從頂端開始按照順序，各靠近上半部與下半部之三個四配位O原子的In原子會接合靠近上半部之一個四配位O原子的Zn原子、Zn原子會透過Zn原子之下半部的三個四配位O原子來接合各靠近上半部與下半部之一個四配位O原子的Ga原子、及Ga原子會透過Ga原子之下半部的一個四配位O原子來接合各靠近上半部與下半部之三個四配位O原子的In原子。彼此接合複數個上述之中群組，便構成了大群組。
    第8B圖顯示包括三個中群組的大群組。請注意第8C圖顯示在從c軸方向觀看第8B圖之層狀結構之情形下的原子排列。
    這裡，由於六配位或五配位In原子的電荷、四配位Zn原子的電荷、及五配位Ga原子的電荷分別是+3、+2、及+3，因此，包括In原子、Zn原子及Ga原子之任一者之小群組的電荷為0。所以，結合了這些小群組之中群組的總電荷永遠是0。
    為了形成In-Ga-Zn-O基材料的層狀結構，不只可使用第8A圖所示之中群組也可使用不同於第8A圖之In原子、Ga原子及Zn原子排列的中群組來構成大群組。
    具體來說，當形成第8B圖所示的大群組時，可得到In-Ga-Zn-O基結晶。請注意所得到之In-Ga-Zn-O基結晶的層狀結構可表示成In2GaO3(ZnO)n(n是自然數)之組成式。
    例如，在n=1(InGaZnO4)的情況中，可得到第9A圖所示之結晶結構。請注意在第9A圖所示之結晶結構中，由於如第6B圖所示之Ga原子和In原子各具有五個配位，因此可得到以In原子代替Ga原子的結構。
    例如，在n=2(InGaZn2O5)的情況中，可得到第9B圖所示之結晶結構。請注意在第9B圖所示之結晶結構中，由於如第6B圖所示之Ga原子和In原子各具有五個配位，因此可得到以In原子代替Ga原子的結構。
    當根據本發明之一實施例的電晶體包括在通道形成區中具有CAAC的氧化物半導體層時，電晶體可具有高可靠度，這是有利的。
    本實施例能適當地與其他實施例所述之任何結構結合。
    本申請書係基於2011/5/27向日本專利局申請的日本專利申請書第2011-119429號，特此須合併參考其全部內容。
    100‧‧‧調整電路
    105‧‧‧電阻器
    110‧‧‧第一電晶體
    115‧‧‧寫入端
    120‧‧‧第二電晶體
    125‧‧‧抹除端
    130‧‧‧第三電晶體
    140‧‧‧電容器
    150‧‧‧儲存節點
    Vdd‧‧‧電源電位
    300‧‧‧調整電路
    301‧‧‧基板
    302‧‧‧元件隔離絕緣層
    303‧‧‧絕緣層
    304‧‧‧絕緣層
    305‧‧‧電阻器
    310‧‧‧第一電晶體
    311‧‧‧佈線
    312‧‧‧閘絕緣層
    313‧‧‧氧化物半導體層
    320‧‧‧第二電晶體
    321‧‧‧佈線
    322‧‧‧閘絕緣層
    323‧‧‧氧化物半導體層
    330‧‧‧第三電晶體
    331‧‧‧閘極
    332‧‧‧佈線
    335‧‧‧佈線
    340‧‧‧電容器
    341‧‧‧佈線
    351‧‧‧佈線
    352‧‧‧佈線
    353‧‧‧佈線
    701‧‧‧基板
    704‧‧‧基底絕緣層
    710‧‧‧電晶體
    711‧‧‧閘極
    712‧‧‧閘絕緣層
    713‧‧‧氧化物半導體層
    714a‧‧‧絕緣層
    714b‧‧‧側壁
    751‧‧‧電極
    752‧‧‧電極
    413a‧‧‧氧化物半導體層
    504‧‧‧基底絕緣層
    505‧‧‧絕緣層
    511‧‧‧閘極
    512‧‧‧閘絕緣層
    513‧‧‧氧化物半導體層
    514a‧‧‧絕緣層
    514b‧‧‧絕緣層
    551‧‧‧電極
    552‧‧‧電極
    在附圖中：第1圖繪示根據一實施例之調整電路的結構；第2A至2C圖繪示根據一實施例之調整電路的運作；第3A至3C圖繪示根據一實施例之調整電路的結構；第4A至4D圖繪示根據一實施例之形成調整電路的方法；第5A至5D圖繪示根據一實施例之形成調整電路的方法；第6A至6E圖各繪示根據一實施例之氧化物材料的結構；第7A至7C圖繪示根據一實施例之氧化物材料的結構；第8A至8C圖繪示根據一實施例之氧化物材料的結構；及第9A和9B圖各繪示根據一實施例之氧化物材料的結構。
    100‧‧‧調整電路
    105‧‧‧電阻器
    110‧‧‧第一電晶體
    115‧‧‧寫入端
    120‧‧‧第二電晶體
    125‧‧‧抹除端
    130‧‧‧第三電晶體
    140‧‧‧電容器
    150‧‧‧儲存節點
    Vdd‧‧‧電源電位
    权利要求:
    Claims (10)
    [1] 一種調整電路，包含：一電容器；一第一電晶體；一第二電晶體；及一第三電晶體，其中該電容器之一電極係電性連接一儲存節點，且該電容器之另一電極係電性連接接地電位線，其中該第一電晶體之閘極係電性連接一寫入端，該第一電晶體之源極和汲極之一者係電性連接該儲存節點，且該第一電晶體之源極和汲極之另一者係電性連接電源電位線，其中該第二電晶體之閘極係電性連接一抹除端，該第二電晶體之源極和汲極之一者係電性連接該儲存節點，且該第二電晶體之源極和汲極之另一者係電性連接接地電位線，其中該第三電晶體之閘極係電性連接該儲存節點，其中該第一電晶體和該第二電晶體各在一通道形成區中包括能隙為2.5 eV以上的半導體材料，且其中該第三電晶體之源極和汲極係並聯連接一電阻器。
    [2] 如申請專利範圍第1項所述之調整電路，其中該第一電晶體和該第二電晶體各在該通道形成區中包括一氧化物半導體層。
    [3] 一種調整電路，包含：一電容器；一第一電晶體；一第二電晶體；及一第三電晶體，其中該電容器之一電極係電性連接一儲存節點，且該電容器之另一電極係電性連接接地電位線，其中該第一電晶體之閘極係電性連接一寫入端，該第一電晶體之源極和汲極之一者係電性連接該儲存節點，且該第一電晶體之源極和汲極之另一者係電性連接電源電位線，其中該第二電晶體之閘極係電性連接一抹除端，該第二電晶體之源極和汲極之一者係電性連接該儲存節點，且該第二電晶體之源極和汲極之另一者係電性連接接地電位線，其中該第三電晶體之閘極係電性連接該儲存節點，其中該第一電晶體和該第二電晶體之各者的每微米通道寬度之截止洩漏電流係為1×10-17 A以下，且其中該第三電晶體之源極和汲極係並聯連接一電阻器。
    [4] 如申請專利範圍第3項所述之調整電路，其中該第一電晶體和該第二電晶體各在一通道形成區中包括一氧化物半導體層。
    [5] 一種驅動一調整電路的方法，該調整電路包含：一電容器、一第一電晶體、一第二電晶體、及一第三電晶體，其中該電容器之一電極係電性連接一儲存節點，且該電容器之另一電極係電性連接接地電位線，其中該第一電晶體之閘極係電性連接一寫入端，該第一電晶體之源極和汲極之一者係電性連接該儲存節點，且該第一電晶體之源極和汲極之另一者係電性連接電源電位線，其中該第二電晶體之閘極係電性連接一抹除端，該第二電晶體之源極和汲極之一者係電性連接該儲存節點，且該第二電晶體之源極和汲極之另一者係電性連接接地電位線，其中該第三電晶體之閘極係電性連接該儲存節點，其中該第一電晶體和該第二電晶體之各者的每微米通道寬度之截止洩漏電流係為1×10-17 A以下，且其中該第三電晶體之源極和汲極係並聯連接一電阻器，該方法包含：一第一步驟，分別輸入用來導通該第一電晶體的信號和用來關閉該第二電晶體的信號至該寫入端和該抹除端，使得該儲存節點的電位為能導通該第三電晶體的電位；以及一第二步驟，分別輸入用來關閉該第一電晶體的信號和用來關閉該第二電晶體的信號至該寫入端和該抹除端，使得該電阻器處於一調整狀態。
    [6] 如申請專利範圍第5項所述之驅動一調整電路的方法，更包含：一第三步驟，在該第二步驟之後，藉由分別輸入用來導通該第一電晶體的信號和用來關閉該第二電晶體的信號至該寫入端和該抹除端，使得該儲存節點的電位為能導通該第三電晶體的電位，或藉由分別輸入用來關閉該第一電晶體的信號和用來導通該第二電晶體的信號至該寫入端和該抹除端，使得該儲存節點的電位為能關閉該第三電晶體的電位，使該儲存節點的電位與在該第二步驟中之該儲存節點的電位不同；以及一第四步驟，分別輸入用來關閉該第一電晶體的信號和用來關閉該第二電晶體的信號至該寫入端和該抹除端。
    [7] 如申請專利範圍第5項所述之驅動一調整電路的方法，其中在該調整狀態下，流到該第三電晶體的電流比流到該電阻器的電流多。
    [8] 一種驅動一調整電路的方法，該調整電路包含：一電容器、一第一電晶體、一第二電晶體、及一第三電晶體，其中該電容器之一電極係電性連接一儲存節點，且該電容器之另一電極係電性連接接地電位線，其中該第一電晶體之閘極係電性連接一寫入端，該第一電晶體之源極和汲極之一者係電性連接該儲存節點，且該第一電晶體之源極和汲極之另一者係電性連接電源電位線，其中該第二電晶體之閘極係電性連接一抹除端，該第二電晶體之源極和汲極之一者係電性連接該儲存節點，且該第二電晶體之源極和汲極之另一者係電性連接接地電位線，其中該第三電晶體之閘極係電性連接該儲存節點，其中該第一電晶體和該第二電晶體之各者的每微米通道寬度之截止洩漏電流係為1×10-17 A以下，且其中該第三電晶體之源極和汲極係並聯連接一電阻器，該方法包含：一第一步驟，分別輸入用來關閉該第一電晶體的信號和用來導通該第二電晶體的信號至該寫入端和該抹除端，使得該儲存節點的電位為能關閉該第三電晶體的電位；以及一第二步驟，分別輸入用來關閉該第一電晶體的信號和用來關閉該第二電晶體的信號至該寫入端和該抹除端，使得該電阻器處於一可用狀態。
    [9] 如申請專利範圍第8項所述之驅動一調整電路的方法，更包含：一第三步驟，在該第二步驟之後，藉由分別輸入用來導通該第一電晶體的信號和用來關閉該第二電晶體的信號至該寫入端和該抹除端，使得該儲存節點的電位為能導通該第三電晶體的電位，或藉由分別輸入用來關閉該第一電晶體的信號和用來導通該第二電晶體的信號至該寫入端和該抹除端，使得該儲存節點的電位為能關閉該第三電晶體的電位，使該儲存節點的電位與在該第二步驟中之該儲存節點的電位不同；以及一第四步驟，分別輸入用來關閉該第一電晶體的信號和用來關閉該第二電晶體的信號至該寫入端和該抹除端。
    [10] 如申請專利範圍第8項所述之驅動一調整電路的方法，其中在該可用狀態下，流到該電阻器的電流比流到該第三電晶體的電流多。
    类似技术:
    公开号 | 公开日 | 专利标题
    KR102295449B1|2021-08-27|반도체 장치 및 반도체 장치의 제작 방법
    JP6882575B2|2021-06-02|半導体装置
    JP6945698B2|2021-10-06|半導体装置
    JP2021013041A|2021-02-04|半導体装置
    JP5820050B2|2015-11-24|半導体装置
    JP6068992B2|2017-01-25|半導体装置の作製方法
    JP2021100127A|2021-07-01|半導体装置
    JP6765561B2|2020-10-07|半導体装置
    KR101963562B1|2019-03-29|반도체 장치 및 그 제작 방법
    TWI524347B|2016-03-01|半導體裝置及其驅動方法
    TWI611557B|2018-01-11|半導體裝置
    KR20130073843A|2013-07-03|반도체 장치 및 반도체 장치의 제작 방법
    WO2011105268A1|2011-09-01|Method for manufacturing semiconductor device
    KR20120100778A|2012-09-12|반도체 장치
    TWI568181B|2017-01-21|邏輯電路及半導體裝置
    KR102367524B1|2022-02-25|트리밍 회로, 트리밍 회로의 구동 방법
    同族专利:
    公开号 | 公开日
    KR102104774B1|2020-04-27|
    JP2020123755A|2020-08-13|
    JP2020198458A|2020-12-10|
    KR20190014037A|2019-02-11|
    JP6765561B2|2020-10-07|
    KR102046784B1|2019-11-20|
    JP6709867B2|2020-06-17|
    KR20210031883A|2021-03-23|
    KR20200043340A|2020-04-27|
    JP2013012724A|2013-01-17|
    JP2016195266A|2016-11-17|
    JP2018088543A|2018-06-07|
    US20120299639A1|2012-11-29|
    JP5959934B2|2016-08-02|
    KR102239948B1|2021-04-14|
    KR20120133369A|2012-12-10|
    KR101945689B1|2019-02-11|
    JP2019096904A|2019-06-20|
    TWI534956B|2016-05-21|
    US8610482B2|2013-12-17|
    JP6487581B2|2019-03-20|
    JP6285499B2|2018-02-28|
    KR20190014036A|2019-02-11|
    JP2021180329A|2021-11-18|
    JP6925491B2|2021-08-25|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS52114229A|1976-03-22|1977-09-24|Hitachi Ltd|Memory component|
    JPH0612799B2|1986-03-03|1994-02-16|三菱電機株式会社|積層型半導体装置およびその製造方法|
    JPS63179563A|1987-01-21|1988-07-23|Nec Corp|Integrated circuit|
    US5251169A|1991-05-06|1993-10-05|Lattice Semiconductor Corporation|Non-volatile erasable and programmable interconnect cell|
    JP3298974B2|1993-03-23|2002-07-08|電子科学株式会社|昇温脱離ガス分析装置|
    JPH07106516A|1993-09-29|1995-04-21|Toshiba Corp|半導体可変抵抗装置|
    JPH07153910A|1993-11-30|1995-06-16|Sony Corp|半導体基板上の絶縁構造|
    KR100394896B1|1995-08-03|2003-11-28|코닌클리케 필립스 일렉트로닉스 엔.브이.|투명스위칭소자를포함하는반도체장치|
    JP3625598B2|1995-12-30|2005-03-02|三星電子株式会社|液晶表示装置の製造方法|
    JP4170454B2|1998-07-24|2008-10-22|Ｈｏｙａ株式会社|透明導電性酸化物薄膜を有する物品及びその製造方法|
    JP2000150861A|1998-11-16|2000-05-30|Tdk Corp|酸化物薄膜|
    JP3276930B2|1998-11-17|2002-04-22|科学技術振興事業団|トランジスタ及び半導体装置|
    TW460731B|1999-09-03|2001-10-21|Ind Tech Res Inst|Electrode structure and production method of wide viewing angle LCD|
    US6324095B1|2000-05-09|2001-11-27|Agere Systems Guardian Corp.|Low voltage flash EEPROM memory cell with improved data retention|
    JP4629192B2|2000-07-07|2011-02-09|富士通セミコンダクター株式会社|トリミング回路、調整回路及び半導体装置|
    JP4089858B2|2000-09-01|2008-05-28|国立大学法人東北大学|半導体デバイス|
    KR20020038482A|2000-11-15|2002-05-23|모리시타 요이찌|박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널|
    JP3997731B2|2001-03-19|2007-10-24|富士ゼロックス株式会社|基材上に結晶性半導体薄膜を形成する方法|
    JP2002289859A|2001-03-23|2002-10-04|Minolta Co Ltd|薄膜トランジスタ|
    JP4790925B2|2001-03-30|2011-10-12|富士通セミコンダクター株式会社|アドレス発生回路|
    JP2003060060A|2001-08-21|2003-02-28|Fujitsu Ltd|半導体集積回路装置|
    JP3925839B2|2001-09-10|2007-06-06|シャープ株式会社|半導体記憶装置およびその試験方法|
    JP4090716B2|2001-09-10|2008-05-28|雅司 川崎|薄膜トランジスタおよびマトリクス表示装置|
    WO2003040441A1|2001-11-05|2003-05-15|Japan Science And Technology Agency|Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film|
    JP4275336B2|2001-11-16|2009-06-10|株式会社半導体エネルギー研究所|半導体装置の作製方法|
    JP4083486B2|2002-02-21|2008-04-30|独立行政法人科学技術振興機構|ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法|
    CN1445821A|2002-03-15|2003-10-01|三洋电机株式会社|ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法|
    JP3933591B2|2002-03-26|2007-06-20|淳二 城戸|有機エレクトロルミネッセント素子|
    US7339187B2|2002-05-21|2008-03-04|State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University|Transistor structures|
    JP2004022625A|2002-06-13|2004-01-22|Murata Mfg Co Ltd|半導体デバイス及び該半導体デバイスの製造方法|
    US7105868B2|2002-06-24|2006-09-12|Cermet, Inc.|High-electron mobility transistor with zinc oxide|
    JP2004039690A|2002-06-28|2004-02-05|Seiko Epson Corp|半導体素子|
    JP4164562B2|2002-09-11|2008-10-15|独立行政法人科学技術振興機構|ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ|
    US7067843B2|2002-10-11|2006-06-27|E. I. Du Pont De Nemours And Company|Transparent oxide semiconductor thin film transistors|
    JP4166105B2|2003-03-06|2008-10-15|シャープ株式会社|半導体装置およびその製造方法|
    JP2004273732A|2003-03-07|2004-09-30|Sharp Corp|アクティブマトリクス基板およびその製造方法|
    JP2004349513A|2003-05-22|2004-12-09|Seiko Epson Corp|薄膜回路装置及びその製造方法、並びに電気光学装置、電子機器|
    JP4869546B2|2003-05-23|2012-02-08|ルネサスエレクトロニクス株式会社|半導体装置|
    JP4108633B2|2003-06-20|2008-06-25|シャープ株式会社|薄膜トランジスタおよびその製造方法ならびに電子デバイス|
    US7262463B2|2003-07-25|2007-08-28|Hewlett-Packard Development Company, L.P.|Transistor including a deposited channel region having a doped portion|
    EP2413366B1|2004-03-12|2017-01-11|Japan Science And Technology Agency|A switching element of LCDs or organic EL displays|
    US7297977B2|2004-03-12|2007-11-20|Hewlett-Packard Development Company, L.P.|Semiconductor device|
    US7282782B2|2004-03-12|2007-10-16|Hewlett-Packard Development Company, L.P.|Combined binary oxide semiconductor device|
    US7145174B2|2004-03-12|2006-12-05|Hewlett-Packard Development Company, Lp.|Semiconductor device|
    US7211825B2|2004-06-14|2007-05-01|Yi-Chi Shih|Indium oxide-based thin film transistors and circuits|
    JP2006100760A|2004-09-02|2006-04-13|Casio Comput Co Ltd|薄膜トランジスタおよびその製造方法|
    US7285501B2|2004-09-17|2007-10-23|Hewlett-Packard Development Company, L.P.|Method of forming a solution processed device|
    US7298084B2|2004-11-02|2007-11-20|3M Innovative Properties Company|Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes|
    US7453065B2|2004-11-10|2008-11-18|Canon Kabushiki Kaisha|Sensor and image pickup device|
    AU2005302963B2|2004-11-10|2009-07-02|Cannon Kabushiki Kaisha|Light-emitting device|
    WO2006051995A1|2004-11-10|2006-05-18|Canon Kabushiki Kaisha|Field effect transistor employing an amorphous oxide|
    US7863611B2|2004-11-10|2011-01-04|Canon Kabushiki Kaisha|Integrated circuits utilizing amorphous oxides|
    US7829444B2|2004-11-10|2010-11-09|Canon Kabushiki Kaisha|Field effect transistor manufacturing method|
    US7791072B2|2004-11-10|2010-09-07|Canon Kabushiki Kaisha|Display|
    US7601984B2|2004-11-10|2009-10-13|Canon Kabushiki Kaisha|Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator|
    US7579224B2|2005-01-21|2009-08-25|Semiconductor Energy Laboratory Co., Ltd.|Method for manufacturing a thin film semiconductor device|
    TWI505473B|2005-01-28|2015-10-21|Semiconductor Energy Lab|半導體裝置，電子裝置，和半導體裝置的製造方法|
    TWI569441B|2005-01-28|2017-02-01|半導體能源研究所股份有限公司|半導體裝置，電子裝置，和半導體裝置的製造方法|
    US7858451B2|2005-02-03|2010-12-28|Semiconductor Energy Laboratory Co., Ltd.|Electronic device, semiconductor device and manufacturing method thereof|
    US7948171B2|2005-02-18|2011-05-24|Semiconductor Energy Laboratory Co., Ltd.|Light emitting device|
    US20060197092A1|2005-03-03|2006-09-07|Randy Hoffman|System and method for forming conductive material on a substrate|
    US8681077B2|2005-03-18|2014-03-25|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, and display device, driving method and electronic apparatus thereof|
    US7544967B2|2005-03-28|2009-06-09|Massachusetts Institute Of Technology|Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications|
    US7645478B2|2005-03-31|2010-01-12|3M Innovative Properties Company|Methods of making displays|
    US8300031B2|2005-04-20|2012-10-30|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element|
    JP2006344849A|2005-06-10|2006-12-21|Casio Comput Co Ltd|薄膜トランジスタ|
    US7691666B2|2005-06-16|2010-04-06|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|
    US7402506B2|2005-06-16|2008-07-22|Eastman Kodak Company|Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby|
    US7507618B2|2005-06-27|2009-03-24|3M Innovative Properties Company|Method for making electronic devices using metal oxide nanoparticles|
    KR100711890B1|2005-07-28|2007-04-25|삼성에스디아이 주식회사|유기 발광표시장치 및 그의 제조방법|
    JP2007059128A|2005-08-23|2007-03-08|Canon Inc|有機ｅｌ表示装置およびその製造方法|
    JP4826724B2|2005-08-25|2011-11-30|セイコーエプソン株式会社|トリミングスイッチ|
    JP2007059642A|2005-08-25|2007-03-08|Seiko Epson Corp|トリミングスイッチ|
    JP2007073705A|2005-09-06|2007-03-22|Canon Inc|酸化物半導体チャネル薄膜トランジスタおよびその製造方法|
    JP4850457B2|2005-09-06|2012-01-11|キヤノン株式会社|薄膜トランジスタ及び薄膜ダイオード|
    JP5116225B2|2005-09-06|2013-01-09|キヤノン株式会社|酸化物半導体デバイスの製造方法|
    JP4280736B2|2005-09-06|2009-06-17|キヤノン株式会社|半導体素子|
    EP1995787A3|2005-09-29|2012-01-18|Semiconductor Energy Laboratory Co, Ltd.|Semiconductor device having oxide semiconductor layer and manufacturing method therof|
    JP5064747B2|2005-09-29|2012-10-31|株式会社半導体エネルギー研究所|半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法|
    JP5037808B2|2005-10-20|2012-10-03|キヤノン株式会社|アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置|
    CN101707212B|2005-11-15|2012-07-11|株式会社半导体能源研究所|半导体器件及其制造方法|
    TWI292281B|2005-12-29|2008-01-01|Ind Tech Res Inst|Pixel structure of active organic light emitting diode and method of fabricating the same|
    US7867636B2|2006-01-11|2011-01-11|Murata Manufacturing Co., Ltd.|Transparent conductive film and method for manufacturing the same|
    JP4977478B2|2006-01-21|2012-07-18|三星電子株式会社|ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法|
    US7576394B2|2006-02-02|2009-08-18|Kochi Industrial Promotion Center|Thin film transistor including low resistance conductive thin films and manufacturing method thereof|
    JP5538727B2|2006-02-10|2014-07-02|コーニンクレッカフィリップスエヌヴェ|大面積薄膜回路|
    US7977169B2|2006-02-15|2011-07-12|Kochi Industrial Promotion Center|Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof|
    KR20070101595A|2006-04-11|2007-10-17|삼성전자주식회사|ＺｎＯ ＴＦＴ|
    US20070252928A1|2006-04-28|2007-11-01|Toppan Printing Co., Ltd.|Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof|
    JP5028033B2|2006-06-13|2012-09-19|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|
    JP4999400B2|2006-08-09|2012-08-15|キヤノン株式会社|酸化物半導体膜のドライエッチング方法|
    JP4609797B2|2006-08-09|2011-01-12|Ｎｅｃ液晶テクノロジー株式会社|薄膜デバイス及びその製造方法|
    JP4332545B2|2006-09-15|2009-09-16|キヤノン株式会社|電界効果型トランジスタ及びその製造方法|
    JP5164357B2|2006-09-27|2013-03-21|キヤノン株式会社|半導体装置及び半導体装置の製造方法|
    JP4274219B2|2006-09-27|2009-06-03|セイコーエプソン株式会社|電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置|
    US7622371B2|2006-10-10|2009-11-24|Hewlett-Packard Development Company, L.P.|Fused nanocrystal thin film semiconductor and method|
    JP2008122429A|2006-11-08|2008-05-29|Fdk Corp|発光表示パネルの駆動装置および駆動方法|
    US7772021B2|2006-11-29|2010-08-10|Samsung Electronics Co., Ltd.|Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays|
    JP2008140684A|2006-12-04|2008-06-19|Toppan Printing Co Ltd|カラーｅｌディスプレイおよびその製造方法|
    KR101303578B1|2007-01-05|2013-09-09|삼성전자주식회사|박막 식각 방법|
    US8207063B2|2007-01-26|2012-06-26|Eastman Kodak Company|Process for atomic layer deposition|
    KR100851215B1|2007-03-14|2008-08-07|삼성에스디아이 주식회사|박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치|
    US7795613B2|2007-04-17|2010-09-14|Toppan Printing Co., Ltd.|Structure with transistor|
    KR101325053B1|2007-04-18|2013-11-05|삼성디스플레이 주식회사|박막 트랜지스터 기판 및 이의 제조 방법|
    KR20080094300A|2007-04-19|2008-10-23|삼성전자주식회사|박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이|
    KR101334181B1|2007-04-20|2013-11-28|삼성전자주식회사|선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법|
    WO2008133345A1|2007-04-25|2008-11-06|Canon Kabushiki Kaisha|Oxynitride semiconductor|
    JP4990028B2|2007-05-23|2012-08-01|ラピスセミコンダクタ株式会社|半導体集積回路装置|
    KR101345376B1|2007-05-29|2013-12-24|삼성전자주식회사|ＺｎＯ 계 박막 트랜지스터 및 그 제조방법|
    JP5430846B2|2007-12-03|2014-03-05|株式会社半導体エネルギー研究所|半導体装置の作製方法|
    JP5215158B2|2007-12-17|2013-06-19|富士フイルム株式会社|無機結晶性配向膜及びその製造方法、半導体デバイス|
    CN101911303B|2007-12-25|2013-03-27|出光兴产株式会社|氧化物半导体场效应晶体管及其制造方法|
    JP5191834B2|2008-08-12|2013-05-08|セイコーインスツル株式会社|半導体不揮発性記憶装置|
    JP4623179B2|2008-09-18|2011-02-02|ソニー株式会社|薄膜トランジスタおよびその製造方法|
    KR101623958B1|2008-10-01|2016-05-25|삼성전자주식회사|인버터 및 그의 동작방법과 인버터를 포함하는 논리회로|
    JP5451280B2|2008-10-09|2014-03-26|キヤノン株式会社|ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置|
    US8106400B2|2008-10-24|2012-01-31|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and method for manufacturing the same|
    JP2010114171A|2008-11-05|2010-05-20|Hitachi Ltd|半導体装置|
    US8384439B2|2008-11-28|2013-02-26|Samsung Electronics Co., Ltd.|Semiconductor devices and methods of fabricating the same|
    JP5781720B2|2008-12-15|2015-09-24|ルネサスエレクトロニクス株式会社|半導体装置及び半導体装置の製造方法|
    JP5615018B2|2009-04-10|2014-10-29|株式会社半導体エネルギー研究所|半導体装置および半導体装置の作製方法|
    KR101413658B1|2009-04-30|2014-07-07|성균관대학교산학협력단|반도체 소자 및 그 제조방법|
    EP2494596B1|2009-10-29|2020-01-15|Semiconductor Energy Laboratory Co. Ltd.|Semiconductor device|JP2013110368A|2011-11-24|2013-06-06|Sharp Corp|半導体集積回路およびそれを用いた光センサ機器|
    TWI664731B|2013-05-20|2019-07-01|半導體能源研究所股份有限公司|半導體裝置|
    US20160253145A1|2013-10-31|2016-09-01|Lg Electronics Inc.|Electronic device and method for controlling the same|
    WO2016083952A1|2014-11-28|2016-06-02|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, module, and electronic device|
    JP6654997B2|2016-11-10|2020-02-26|株式会社Ｊｏｌｅｄ|薄膜トランジスタ基板|
    法律状态:
    2022-02-21| MM4A| Annulment or lapse of patent due to non-payment of fees|
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011119429||2011-05-27||
    [返回顶部]